由两个主从型JK触发器组成的逻辑电路如图所示，设Q1、Q2的初始态是00。

1、D触发器组成的异步时序逻辑电路如题36图所示，该时序电路为（）。

D触发器组成的异步时序逻辑电路如题36图所示，该时序电路为（）。A四进制减法计算器B四进制加法计算器C八进制减法计算器D八进制加法计算器

2、由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0

由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）A1、1B1、0C0...

3、脉冲触发的触发器由两个同样的电平触发SR触发器组成，也经常称为主从SR触发器

脉冲触发的触发器由两个同样的电平触发SR触发器组成，也经常称为主从SR触发器。A正确B错误

4、由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一

由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一个（）。A同步二进制加法计数器B同步四进制加法计数器C同步三进制计数器D同步三进制减法计数器

5、主从型JK触发器，在CP上升沿的作用下，其动作有何特点？

主从型JK触发器，在CP上升沿的作用下，其动作有何特点？

6、由主从JK触发器构成的电路如题23图所示，此电路实现了（）功能。

由主从JK触发器构成的电路如题23图所示，此电路实现了（）功能。