由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲

1、由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0

由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）A1、1B1、0C0...

2、D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用

D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为（）。A1BcpC脉冲信号，频率为时钟脉冲频率的1/2D0

3、由两个主从型JK触发器组成的逻辑电路如图所示，设Q1、Q2的初始态是00。

由两个主从型JK触发器组成的逻辑电路如图所示，设Q1、Q2的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q1Q2将变为（）。A11B10C01D保持00不变

4、（2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉

（2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为：（）A1BCPC脉冲信号，频率为时钟脉冲频率的1/2D0

5、由D触发器组成的电路如图所示，该电路是（）。

由D触发器组成的电路如图所示，该电路是（）。A左移寄存器B右移寄存器C具有取数功能的数据存储器D具有存数功能的数据存储器

6、用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，

用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。A010和011B010和001C001和011D000和111