译码器、加法器、触发器等都属于组合逻辑电路。

1、时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻

时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问，触发器D2的建立时间T3和保持时间T4应满足什么条件？

2、加法器、译码器等都是逻辑门电路。

加法器、译码器等都是逻辑门电路。A正确B错误

3、下列不属于组合逻辑电路的加法器为（）。

下列不属于组合逻辑电路的加法器为（）。AA.半加器BB.全加器CC.多位加法器DD.计数器

4、将T＇触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。

将T＇触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。A正确B错误

5、加法器是电动单元组合仪表中的一种运算器，它可以对4路 输入信号进行加减法运算

加法器是电动单元组合仪表中的一种运算器，它可以对4路 输入信号进行加减法运算，并给出1-5V.DC或4-20ma.DC输出信号。A正确B错误

6、将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。

将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。A正确B错误