设图7.5-14所示电路的2个D触发器的初始状态为"0"，则该电路是（）。
- A异步二进制计数器
- B同步三进制计数器
- C异步四进制计数器
- D同步五进制计数器
问题
设图7.5-14所示电路的2个D触发器的初始状态为"0"
参考解析：
暂无解析
分类：第七章电工电子技术题库,电气工程公共基础题库
相关推荐
-
1、D触发器组成的异步时序逻辑电路如题36图所示，该时序电路为（）。
D触发器组成的异步时序逻辑电路如题36图所示，该时序电路为（）。A四进制减法计算器B四进制加法计算器C八进制减法计算器D八进制加法计算器
-
2、由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）A1、1B1、0C0...
-
3、由两个主从型JK触发器组成的逻辑电路如图所示，设Q1、Q2的初始态是00。
由两个主从型JK触发器组成的逻辑电路如图所示，设Q1、Q2的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q1Q2将变为（）。A11B10C01D保持00不变
-
4、已知逻辑电路如图所示，当X=0时，脉冲CP到来后，D触发器（）。
已知逻辑电路如图所示，当X=0时，脉冲CP到来后，D触发器（）。A具有计数功能B保持原有状态C置"0"D置"1"
-
5、（2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉
（2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为：（）A1BCPC脉冲信号，频率为时钟脉冲频率的1/2D0
-
6、由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲
由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，Q2的波形是（）。A图AB图BC图CD图D