在VHDL语言中，信号赋值语句使用的代入符是（）

1、在BASIC语言中赋值语句用“LET”语句表示，打印语句用“PRINT”语句

在BASIC语言中赋值语句用“LET”语句表示，打印语句用“PRINT”语句表示。A正确B错误

2、在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。

在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。A顺序B并行C即可顺序也可并行D无法确定

3、若变量均已正确定义并赋值，以下合法的C语言赋值语句是（ ）。

若变量均已正确定义并赋值，以下合法的C语言赋值语句是（ ）。AX…Y5；BX=n％2．5；CX+n=i；Dx=5=4+1：

4、VHDL语言中信号定义的位置是（）。

VHDL语言中信号定义的位置是（）。A实体中任何位置B实体中特定位置C结构体中任何位置D结构体中特定位置

5、在VHDL中，为定义的信号赋初值，应该使用（）符号。

在VHDL中，为定义的信号赋初值，应该使用（）符号。A=：B=C：=D<=

6、下列语句中符合C语言语法的赋值语句是（）

下列语句中符合C语言语法的赋值语句是（）Aa=7+b+c=a+7；Ba=7+b++=a+7；Ca=7+b，b++，a+7Da=7+b，c=a+7；