在图示电路中，各触发器的初始状态均为0，该电路的状态表如表1所示，经分析知

1、由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0

由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）A1、1B1、0C0...

2、设图7.5-14所示电路的2个D触发器的初始状态为"0"

设图7.5-14所示电路的2个D触发器的初始状态为"0"，则该电路是（）。A异步二进制计数器B同步三进制计数器C异步四进制计数器D同步五进制计数器

3、JK触发电路中，当J=K=0、Qn=1时，触发器的状态（）。

JK触发电路中，当J=K=0、Qn=1时，触发器的状态（）。AA.不变 BB.置1 CC.置0 DD.不定

4、D触发器组成的电路如图a）所示。设Q1、Q2的初始态是0、0，已知CP脉冲

D触发器组成的电路如图a）所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型。Q2的波形是图b）中哪个图形（）？AABBCCDD

5、异步时序逻辑电路中各触发器状态变化不是发生在同一时刻，但必须要有时钟脉冲。

异步时序逻辑电路中各触发器状态变化不是发生在同一时刻，但必须要有时钟脉冲。A正确B错误

6、JK触发电路中，当J=0、K=1、Q=0时，触发器的状态（）

JK触发电路中，当J=0、K=1、Q=0时，触发器的状态（）A不变B置1C置0D不定