8088CPU上READY信号为下面哪种信号有效？（）

1、当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU

当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU将在总线周期的（）时候采样该信号。AT2下降沿BT3下降沿CT2上升沿DT3上升沿

2、当RESET信号进高电平状态时，将使8086／8088CPU的（）寄存器初始

当RESET信号进高电平状态时，将使8086／8088CPU的（）寄存器初始化为0FFFFH。ASSBDSCESDCS

3、在8086/8088中，在T1状态，CPU往总线发出（）信号。

在8086/8088中，在T1状态，CPU往总线发出（）信号。A数据B状态C地址D其它

4、8086/8088 CPU提供了接受外部中断请求信号的引脚是什么？

8086/8088 CPU提供了接受外部中断请求信号的引脚是什么？

5、外部设备向8086/8088CPU申请可屏蔽中断时，中断请求信号是通过其（）

外部设备向8086/8088CPU申请可屏蔽中断时，中断请求信号是通过其（）引脚进入CPU的。

6、8086/8088CPU使用3个控制信号线M/IO、RD、WR；而ISA总线

8086/8088CPU使用3个控制信号线M/IO、RD、WR；而ISA总线却使用4根控制信号线（）、（）、（）、（）。