可学答题网 > 问答 > 计算机体系结构题库,计算机科学技术题库
目录: 标题| 题干| 答案| 搜索| 相关
问题

Cache中的写缓冲器导致对存储器访问的复杂化,在处理读失效时,针对这个问题


Cache中的写缓冲器导致对存储器访问的复杂化,在处理读失效时,针对这个问题的解决方法是什么?

参考答案
参考解析:

暂无解析

分类:计算机体系结构题库,计算机科学技术题库
相关推荐

1、下面是对高速缓冲存储器(CAChe)的描述,正确的有()

下面是对高速缓冲存储器(CAChe)的描述,正确的有()ACAChe是位于CPU与主存储器之间,对用户是透明的一种高速小容量存储器B在现代CPU设计技术中,常将CAChe分成一级CAChe和二...

2、配置高速缓冲存储器(Cache)是为了解决()。

配置高速缓冲存储器(Cache)是为了解决()。A内存与辅助存储器之间速度不匹配问题BCPU与辅助存储器之间速度不匹配问题CCPU与内存储器之间速度不匹配问题D主机与外设之间速度不匹配问题

3、高速缓冲存储器(Cache)是介于CPU和内存之间的缓冲器,一般由PROM组

高速缓冲存储器(Cache)是介于CPU和内存之间的缓冲器,一般由PROM组成。()A正确B错误

4、配置高速缓冲存储器(Cache)是为了解决()。

配置高速缓冲存储器(Cache)是为了解决()。A内存和外存之间速度不匹配的问题BCPU和外存之间速度不匹配的问题CCPU和内存之间速度不匹配的问题D主机和其他外围设备之间速度不匹配的问题

5、配置高速缓冲存储器(Cache)是为了解决( )。

配置高速缓冲存储器(Cache)是为了解决( )。A内存与辅助储器之间速度不匹配问题BCPU与辅助储器之间速度不匹配问题CCPU与内储器之间速度不匹配问题D主机与外设之间速度不匹配问题

6、配置高速缓冲存储器(Cache)是为了解决(  )。

配置高速缓冲存储器(Cache)是为了解决(  )。ARAM与ROM之间速度不匹配问题BCPU与ROM之间速度不匹配问题CCPU与RAM之间速度不匹配问题D主机与外设之间速度不匹配问题